Ceci est la version 2016–2017 de l'annuaire électronique. Veuillez mettre à jour l'année dans la barre d'adresse de votre navigateur pour une version plus récente de cette page, ou cliquez ici pour consulter l'annuaire la plus récente.
Vue d'ensemble
Génie électrique : Trends in technology. CISC vs. RISC architectures. Pipelining. Instruction level parallelism. Data and Control Hazards. Static prediction. Exceptions. Dependencies. Loop level paralleism. Dynamic scheduling, branch prediction. Branch target buffers. Superscalar and N-issue machines. VLIW. ILP techniques. Cache analysis and design. Interleaved and virtual memory. TLB translations and caches.
Terms: Hiver 2017
Instructors: Meyer, Brett (Winter)